کالیبراسیون دیجیتال پس زمینه ی مبدل آنالوگ به دیجیتال تقریبات متوالی

پایان نامه
  • وزارت علوم، تحقیقات و فناوری - دانشگاه شهید چمران اهواز - دانشکده مهندسی برق و الکترونیک
  • نویسنده شبنم رهبر
  • استاد راهنما ابراهیم فرشیدی
  • سال انتشار 1391
چکیده

مبدل های آنالوگ به دیجیتال تقریبات متوالی به دلیل برقراری مصالحه خوب میان سرعت و دقت و همچنین پیچیدگی پایین مدارات آنالوگ نسبت به دیگر مبدل ها، در کاربردهایی با توان مصرفی پایین و دقت و سرعت متوسط بسیار مورد توجه هستند. عدم تطبیق خازن در این مبدل عامل محدود کننده دقت و میزان تفکیک پذیری مبدل است. بدون به کار بردن کالیبراسیون دقت این مبدل ها پایین است. در این پژوهش روش به کار برده شده امکان کالیبراسیون پس زمینه کاملاً دیجیتالی را فراهم می کند و خطای غیر خطی ناشی از عدم تطبیق خاز ن های مبدل را با تصحیح وزن های مربوطه رفع می کند. همچنین از پایه زیر دو در ساختار dac به کار برده شده در مبدل استفاده شده است. این امر علاوه بر بهبود dnlوinl ، امکان اصلاح خطای کد گم شده را فراهم می کند. در روش های قبلی با تزریق سیگنال انحراف در حوزه ی آنالوگ و افزودن خازن اضافی به ساختار مبدل، یا با انجام محاسبات پیچیده ریاضی و یا استفاده از دو مبدل مستقل خطا اصلاح شده است. در روش پیشنهادی با استفاده از خود مبدل و با افزودن وزن و به اصلاح خطای ناشی از عدم تطبیق خازن ها در حوزه ی دیجیتال می پردازد که حوزه ی دیجیتال به دلیل آن که تلرانس کمتری دارد مورد استفاده قرار می گیرد. این روش در یک مبدل تقریبات متوالی10 بیتی با پایه 87/1 با استفاده از نرم افزار matlab پیاده سازی شده است. نتایج شبیه سازی بیانگر بهبود قابل ملاحظه ای در پارامترهای استاتیک و دینامیک مبدل آنالوگ به دیجیتال مورد استفاده پس از کالیبراسیون است. پس از کالیبراسیون مقدار dnl از محدوده ی lsb [12+,1-] به lsb [1/0+,1/0-] و مقدار inl ازlsb [2/14+,2/14-] به lsb [23/0+,34/0-] کاهش می یابد.

منابع مشابه

کالیبراسیون دیجیتال پس زمینه ی مبدل آنالوگ به دیجیتال پایپ لاین با دنباله ی نویز شبه تصادفی

از مبدل های آنالوگ به دیجیتال پایپ لاین در سیستم های ارتباطی به طور گسترده استفاده می شود. دقت این مبدل-ها به دلیل محدودیت هایی مانند وجود آفست مقایسه گرها، خطای حافظه و بهره محدود تقویت کننده ی ولتاژ باقیمانده کاهش می یابد. این پژوهش جهت حذف این عوامل خطا از کالیبراسیون پس زمینه ی دیجیتال با دنباله ی نویز شبه تصادفی استفاده می کند. در روش های پیشین از این شیوه ی کالیبراسیون جهت حذف برخی از عوا...

کالیبراسیون دیجیتال پس زمینه ای خطای لحظه ی نمونه برداری در مبدل های آنالوگ به دیجیتال time-interleaved

با افزایش کاربرد پردازش سیگنال دیجیتال، نیاز به مبدل های آنالوگ به دیجیتال با سرعت نمونه برداری بالا بیش از پیش احساس می شود. مبدل های آنالوگ به دیجیتال پرسرعت با رزولوشن کم/متوسط، در بسیاری از کاربردهای گسترده نظیر مخابرات پهنای باند وسیع (uwb)، ابزارهای ذخیره داده، گیرنده های مخابراتی ofdm-60ghz، رادار و اسیلوسکوپ های دیجیتالی مورد استفاده قرار می گیرند. بالا بردن سرعت و دقت به طور هم زمان در...

15 صفحه اول

کالیبراسیون دیجیتال خطا در مبدل آنالوگ به دیجیتال سیگما-دلتا

امروزه مبدل های ?? به واسطه دارا بودن دقت های بالا با سخت افزاری ساده در کاربردهای وسیعی همچون مخابرات داده استفاده می شوند. از طرفی با کوچک شدن تکنولوژی و کاهش سطح منابع تغذیه تأمین کننده توان مدار، دراین مبدل ها از osrهای کوچکی استفاده می شود که این خود باعث افزایش تأثیر نویز کوانتیزاسیون در خروجی می شود. جهت برطرف کردن این مشکل می توان از تکنیک های حذف نویز وفقی anc استفاده کرد. این تکنیک دا...

کالیبراسیون دیجیتال مبدل آنالوگ به دیجیتال پایپ لاین radix-4

: مبدل های آنالوگ به دیجیتال با سرعت بالا و تعداد بیت بالا جزء بلوک های ساختاری مهم در بیشتر کاربردهای الکترونیکی هستند. مبدل های آنالوگ به دیجیتال یک پل ارتباطی بین دنیای آنالوگ و دیجیتال می باشند. انواع متفاوتی از مبدل ها همچون فلش، دو طبقه، چندبخشی و پایپ لاین از نوع سرعت بالا و تعداد بیت نسبتا بالا می باشند. از این دسته، معماری مبدل آنالوگ به دیجیتال پایپ لاین برای کاربردهایی همچون سیستم ها...

کالیبراسیون پس زمینه جدید روی یک مبدل آنالوگ به دیجیتال 12pipeline بیتی، 200 مگا هرتز

در این پایان نامه یک الگوریتم جدید برای کالیبراسیون آنالوگ در adcهایpipeline multi-bit per stage ارائه شده است. الگوریتم حاضر بر روی یک adc، 12 بیت، که شامل 9 طبقه است، به طوری که طبقه اول 3 بیت، طبقه دوم 2 بیت با یک لول اضافه، طبقات سوم تا هشتم 1.5 بیت و طبقه نهم 2 بیت دیجیتال تولید می کنند. در این روش خطای بهره در طبقات ابتدایی، تشخیص و تصحیح می شوند. کالیبراسیون بر روی 2 طبقه اول که 5 بیت خر...

15 صفحه اول

طراحی مبدل آنالوگ به دیجیتال تقریب متوالی سرعت بالا

در این پایان نامه یک مبدل آنالوگ به دیجیتال نرخ نایکوئیست تقریب متوالی 7 بیت با سرعت نمونه برداری 3 گیگا نمونه برثانیه در تکنولوژی 0.18 um cmos ارائه می شود. این مبدل با استفاده از موازی کردن ۱۵مبدل تقریب متوالی طراحی شده است. در مبدل های هر یک از کانال ها از اطلاعات زمانی مقایسه گر ولتاژ برای افزایش سرعت استفاده شده که باعث افزایش 1.6 برابری سرعت آنها گردیده است. همچنین ساختار شبه c-2c بهبود ی...

15 صفحه اول

منابع من

با ذخیره ی این منبع در منابع من، دسترسی به آن را برای استفاده های بعدی آسان تر کنید

ذخیره در منابع من قبلا به منابع من ذحیره شده

{@ msg_add @}


نوع سند: پایان نامه

وزارت علوم، تحقیقات و فناوری - دانشگاه شهید چمران اهواز - دانشکده مهندسی برق و الکترونیک

میزبانی شده توسط پلتفرم ابری doprax.com

copyright © 2015-2023